Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques PDF Download

Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques PDF full book. Access full book title Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques by Jean-Charles Honoré. Download full books in PDF and EPUB format.

Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques

Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques PDF Author: Jean-Charles Honoré
Publisher:
ISBN:
Category :
Languages : fr
Pages : 185

Book Description
CE MEMOIRE EST CONSACRE A L'OPTIMISATION DE TRANSISTORS FORTEMENT SUBMICRONIQUES. APRES AVOIR EXPOSE LES EFFETS PHYSIQUES LIMITANT LA REDUCTION DES DIMENSIONS, L'ANALYSE DES DIFFERENTES ARCHITECTURES DE TRANSISTORS EN CONCURRENCE NOUS A PERMIS DE DEGAGER CELLES OFFRANT LE MEILLEUR COMPROMIS ENTRE LA SIMPLICITE DE REALISATION ET LES PERFORMANCES LES PLUS ELEVEES. LA CARACTERISATION DETAILLEE DES DIFFERENTES VARIANTES TECHNOLOGIQUES (CANAL, DRAIN, OXYDE DE GRILLE) DES TRANSISTORS CMOS 0,25 M REALISES DANS LE CADRE DE CETTE ETUDE A PERMIS DE DEFINIR DES POINTS DE FONCTIONNEMENT POUR UNE FUTURE FILIERE CMOS 0,25 M. UNE METHODE D'OPTIMISATION DU CANAL, BASEE SUR DES SIMULATIONS NUMERIQUES A COURANT DE BLOCAGE CONSTANT FUT PROPOSEE ET APPLIQUEE DANS UN PREMIER TEMPS A DES NMOS 0,2 M AVEC ET SANS LDD ET DIFFERENTS PARAMETRES GEOMETRIQUES (PROFONDEUR DE JONCTION, EPAISSEUR D'OXYDE DE GRILLE). A L'AIDE DE CETTE METHODE, NOUS AVONS EGALEMENT ETUDIE L'IMPACT DES DIFFERENTS PROFILS DE DOPAGE DU CANAL SUR LES CARACTERISTIQUES ELECTRIQUES DES TRANSISTORS (PENTE EN FAIBLE INVERSION, NIVEAUX DE COURANT, CAPACITE DE JONCTION, ESTIMATEUR DE VITESSE DES CIRCUITS, ETC). PUIS DANS UN SECOND TEMPS L'OPTIMISATION A ETE APPLIQUEE A DEUX TYPES DE PROFIL DE DOPAGE DU CANAL D'UN NMOS 0,12 M AVEC EXTENSION DE DRAIN, L'UN IMPLANTE CONVENTIONNELLEMENT ET L'AUTRE EN CRENEAU (PSD). LA COMPARAISON DES DEUX OPTIMA OBTENUS A MONTRE LES AVANTAGES POTENTIELS DES PROFILS EN CRENEAU DANS LE DOMAINE FORTEMENT SUBMICRONIQUE. DE PLUS UNE OPTIMISATION DU DRAIN A PERMIS LA MISE EN EVIDENCE D'UNE TAILLE OPTIMALE D'ESPACEUR POUR UN NMOS 0,12 M AVEC EXTENSION DE DRAIN. ENFIN NOUS AVONS TERMINE PAR UNE ETUDE DE SENSIBILITE DE L'ANGLE D'IMPLANTATION DU DRAIN D'UN NMOS 0,2 M AVEC LATID, QUI NOUS A MONTRE LES AVANTAGES ET LIMITES DE CETTE ARCHITECTURE ET MIS EN EVIDENCE L'EXISTENCE D'UN ANGLE D'IMPLANTATION OPTIMAL DE L'ORDRE DE 45

Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques

Contribution à l'optimisation d'architectures de transistors MOS fortement submicroniques PDF Author: Jean-Charles Honoré
Publisher:
ISBN:
Category :
Languages : fr
Pages : 185

Book Description
CE MEMOIRE EST CONSACRE A L'OPTIMISATION DE TRANSISTORS FORTEMENT SUBMICRONIQUES. APRES AVOIR EXPOSE LES EFFETS PHYSIQUES LIMITANT LA REDUCTION DES DIMENSIONS, L'ANALYSE DES DIFFERENTES ARCHITECTURES DE TRANSISTORS EN CONCURRENCE NOUS A PERMIS DE DEGAGER CELLES OFFRANT LE MEILLEUR COMPROMIS ENTRE LA SIMPLICITE DE REALISATION ET LES PERFORMANCES LES PLUS ELEVEES. LA CARACTERISATION DETAILLEE DES DIFFERENTES VARIANTES TECHNOLOGIQUES (CANAL, DRAIN, OXYDE DE GRILLE) DES TRANSISTORS CMOS 0,25 M REALISES DANS LE CADRE DE CETTE ETUDE A PERMIS DE DEFINIR DES POINTS DE FONCTIONNEMENT POUR UNE FUTURE FILIERE CMOS 0,25 M. UNE METHODE D'OPTIMISATION DU CANAL, BASEE SUR DES SIMULATIONS NUMERIQUES A COURANT DE BLOCAGE CONSTANT FUT PROPOSEE ET APPLIQUEE DANS UN PREMIER TEMPS A DES NMOS 0,2 M AVEC ET SANS LDD ET DIFFERENTS PARAMETRES GEOMETRIQUES (PROFONDEUR DE JONCTION, EPAISSEUR D'OXYDE DE GRILLE). A L'AIDE DE CETTE METHODE, NOUS AVONS EGALEMENT ETUDIE L'IMPACT DES DIFFERENTS PROFILS DE DOPAGE DU CANAL SUR LES CARACTERISTIQUES ELECTRIQUES DES TRANSISTORS (PENTE EN FAIBLE INVERSION, NIVEAUX DE COURANT, CAPACITE DE JONCTION, ESTIMATEUR DE VITESSE DES CIRCUITS, ETC). PUIS DANS UN SECOND TEMPS L'OPTIMISATION A ETE APPLIQUEE A DEUX TYPES DE PROFIL DE DOPAGE DU CANAL D'UN NMOS 0,12 M AVEC EXTENSION DE DRAIN, L'UN IMPLANTE CONVENTIONNELLEMENT ET L'AUTRE EN CRENEAU (PSD). LA COMPARAISON DES DEUX OPTIMA OBTENUS A MONTRE LES AVANTAGES POTENTIELS DES PROFILS EN CRENEAU DANS LE DOMAINE FORTEMENT SUBMICRONIQUE. DE PLUS UNE OPTIMISATION DU DRAIN A PERMIS LA MISE EN EVIDENCE D'UNE TAILLE OPTIMALE D'ESPACEUR POUR UN NMOS 0,12 M AVEC EXTENSION DE DRAIN. ENFIN NOUS AVONS TERMINE PAR UNE ETUDE DE SENSIBILITE DE L'ANGLE D'IMPLANTATION DU DRAIN D'UN NMOS 0,2 M AVEC LATID, QUI NOUS A MONTRE LES AVANTAGES ET LIMITES DE CETTE ARCHITECTURE ET MIS EN EVIDENCE L'EXISTENCE D'UN ANGLE D'IMPLANTATION OPTIMAL DE L'ORDRE DE 45

ETUDE DE NOUVEAUX CONCEPTS D'ARCHITECTURES DRAIN-SOURCES POUR LES TECHNOLOGIES CMOS SUB-0.18 MICRONS

ETUDE DE NOUVEAUX CONCEPTS D'ARCHITECTURES DRAIN-SOURCES POUR LES TECHNOLOGIES CMOS SUB-0.18 MICRONS PDF Author: ROMAIN.. GWOZIECKI
Publisher:
ISBN:
Category :
Languages : fr
Pages : 220

Book Description
LE SUJET DE CETTE THESE CONCERNE LES ARCHITECTURES DE JONCTIONS DES TRANSISTORS CMOS FORTEMENT SUBMICRONIQUES (LONGUEUR DE GRILLE INFERIEURE A 0.18 MICRONS). LES OBJECTIFS DE CE TRAVAIL SONT D'AUGMENTER LE COURANT DE SATURATION ION DU TRANSISTOR MOS, TOUT EN LIMITANT LE COURANT DE FUITE IOFF. L'APPROCHE SUIVIE A DONC CONSISTE A DIMINUER LA RESISTANCE SERIE RS ET A CONTROLER LA CHUTE DE VTH EN FONCTION DE LA LONGUEUR DE GRILLE L. LE CHAPITRE 1 INTRODUIT LES NOTIONS DE BASE RELATIVES AUX TRANSISTOR MOS, ET DISCUTE DE L'IMPACT DES PRINCIPAUX PARAMETRES ELECTRIQUES (TENSION DE SEUIL VTH, PENTE SOUS LE SEUIL S ET RESISTANCE SERIE RS) SUR ION ET SUR IOFF. LE CHAPITRE 2 PRESENTE LE MODELE DE VTH CHOISI POUR ETUDIER LES DIFFERENTES ARCHITECTURES DE TRANSISTOR, AINSI QU'UNE EXPLICATION PHYSIQUE DU COMPORTEMENT DE LA PENTE SOUS LE SEUIL AVEC LA LONGUEUR DE TRANSISTOR. LA DERNIERE PARTIE DE CE CHAPITRE EST CONSACREE A LA COMPREHENSION DE CE QU'EST LA LONGUEUR EFFECTIVE DU TRANSISTOR, AINSI QU'A LA MODELISATION DE LA RESISTANCE SERIE. LE CHAPITRE 3 EST DEDIE A L'ETUDE THEORIQUE DE L'IMPACT DES ARCHITECTURES DE JONCTION SUR LA LONGUEUR EFFECTIVE ET SUR LA RESISTANCE SERIE, ET PRESENTE LES RESULTATS EXPERIMENTAUX OBTENUS POUR DIVERSES ARCHITECTURES DE JONCTION (JONCTIONS FINES, ESPACEURS MINCE, DRAIN-SOURCES SUR-ELEVES). LE CHAPITRE 4 ETEND LE MODELE DE VTH AU CAS DES PROFILS RETROGRADES, ET PRESENTE LES LIMITATIONS DE CE TYPE DE PROFILS, AINSI QUE QUELQUES RESULTATS EXPERIMENTAUX CONCERNANT LES CANAUX RETROGRADES REALISES AVEC DE L'INDIUM. LE PROFIL VERTICAL DU CANAL ETANT INSUFFISANT POUR CONTROLER VTH, LE CHAPITRE 5 EST DEDIE A L'ETUDE DES AVANTAGES ET DES LIMITATIONS DU DOPAGE AUTO-ALIGNE DU CANAL (ARCHITECTURES POCHES), ET PROPOSE NOTAMMENT UNE AMELIORATION DE CE CONCEPT AFIN DE PERMETTRE UN CONTROLE PARFAIT DE VTH. LA CONCLUSION DE CE TRAVAIL REPREND LES BILANS DE CHAQUE CHAPITRE, EN OUVRANT QUELQUES PERSPECTIVES POUR L'OPTIMISATION DES TRANSISTORS.