Etude et modélisation du comportement électrique des transistors MOS fortement submicroniques PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Etude et modélisation du comportement électrique des transistors MOS fortement submicroniques PDF full book. Access full book title Etude et modélisation du comportement électrique des transistors MOS fortement submicroniques by Fabien Prégaldiny. Download full books in PDF and EPUB format.
Book Description
La modélisation précise des transistors MOS pour la conception et la simulation de circuits est un défi constant en raison de la nature évolutive de la technologie CMOS. L'objectif de cette thèse est d'une part d'étudier les principaux effets résultant de la miniaturisation des TMOS et d'autre part de proposer des modèles analytiques simples et originaux permettant de les prendre en compte. Les bases physiques nécessaires à la formulation d'un modèle idéal sont présentées au chapitre 2, de même qu'un état de l'art des principaux modèles compacts de TMOS (modèles destinés à la simulation de circuits) actuellement utilisés. Le troisième chapitre est consacré à une étude détaillée du comportement capacitif extrinsèque du TMOS fortement submicronique. Un nouveau modèle de capacités parasites est également proposé puis validé à partir de simulations numériques à deux dimensions. Le quatrième chapitre fait état d'une étude approfondie des effets quantiques au sein des transistors n-MOS. L'influence des effets quantiques sur les différentes caractéristiques électriques (I-V, C-V) du TMOS est discutée. Un nouveau modèle quantique, formulé intégralement en potentiel de surface, est alors développé. Ce modèle est complètement analytique, valable de l'accumulation à l'inversion, et ne nécessite aucun paramètre d'ajustement. Utilisé conjointement à un modèle en feuille de charge, il autorise une description précise et continue des caractéristiques électriques majeures du TMOS telles que les charges, les capacités, le courant de drain, la transconductance, etc. Le nouveau modèle est finalement validé par comparaison avec des résultats expérimentaux de différentes technologies CMOS avancées. En conclusion, cette thèse démontre qu'une approche pragmatique de la modélisation compacte permet de réaliser des modèles simples, efficaces et physiquement cohérents.
Book Description
La modélisation précise des transistors MOS pour la conception et la simulation de circuits est un défi constant en raison de la nature évolutive de la technologie CMOS. L'objectif de cette thèse est d'une part d'étudier les principaux effets résultant de la miniaturisation des TMOS et d'autre part de proposer des modèles analytiques simples et originaux permettant de les prendre en compte. Les bases physiques nécessaires à la formulation d'un modèle idéal sont présentées au chapitre 2, de même qu'un état de l'art des principaux modèles compacts de TMOS (modèles destinés à la simulation de circuits) actuellement utilisés. Le troisième chapitre est consacré à une étude détaillée du comportement capacitif extrinsèque du TMOS fortement submicronique. Un nouveau modèle de capacités parasites est également proposé puis validé à partir de simulations numériques à deux dimensions. Le quatrième chapitre fait état d'une étude approfondie des effets quantiques au sein des transistors n-MOS. L'influence des effets quantiques sur les différentes caractéristiques électriques (I-V, C-V) du TMOS est discutée. Un nouveau modèle quantique, formulé intégralement en potentiel de surface, est alors développé. Ce modèle est complètement analytique, valable de l'accumulation à l'inversion, et ne nécessite aucun paramètre d'ajustement. Utilisé conjointement à un modèle en feuille de charge, il autorise une description précise et continue des caractéristiques électriques majeures du TMOS telles que les charges, les capacités, le courant de drain, la transconductance, etc. Le nouveau modèle est finalement validé par comparaison avec des résultats expérimentaux de différentes technologies CMOS avancées. En conclusion, cette thèse démontre qu'une approche pragmatique de la modélisation compacte permet de réaliser des modèles simples, efficaces et physiquement cohérents.
Book Description
Les progres les plus recents en matiere d'integration de composants mos ont permis d'atteindre le cap de 0.1 micron de longueur de canal, notamment grace a l'evolution de la lithographie haute resolution. Le comportement des transistors mos est alors fortement influence par le profil de champ electrique, a l'origine des effets de transport balistique et des effets canaux courts. A ce titre, l'optimisation de tels composants requiert une comprehension detaillee de la physique du transport electronique faisant appel a des outils de simulation performants. La premiere partie de cette these porte sur l'elaboration d'un simulateur de dispositifs nmos par la methode de monte carlo. Cette technique a ete completee par la mise au point d'un couplage avec la resolution d'equations etendues de derive-diffusion. Cette approche permet une convergence rapide des simulations et la prise en compte de phenomenes intervenant a des echelles de temps differentes. La methode de couplage a ete appliquee a la simulation de dispositifs fortement submicroniques, montrant que le phenomene de survitesse peut etre mis a profit pour ameliorer certaines caracteristiques electriques, notamment augmenter la transconductance. La reduction conjointe des dimensions des transistors et de leur tension d'alimentation a permis de mettre en evidence une reduction significative de l'energie maximale atteinte par les electrons qui attenue les phenomenes de degradation lies a l'injection dans l'oxyde de grille. Enfin, une architecture originale de transistor mos a grille enterree a egalement ete etudiee. Comparativement aux dispositifs plans conventionnels, ce type de structure presente un excellent controle des effets canaux courts. D'autre part, il a ete demontre que de bonnes performances en courant peuvent etre preservees grace a un niveau de dopage du substrat largement inferieur a celui d'un transistor plan.
Book Description
LA REDUCTION DES DIMENSIONS DES TRANSISTORS MOS FAIT APPARAITRE DES EFFETS NEFASTES AU BON FONCTIONNEMENT DES COMPOSANTS ELECTRONIQUES. L'OBJECTIF DE CE TRAVAIL DE THESE EST D'ETUDIER LES PROPRIETES PHYSIQUES ET ELECTRIQUES DES MOSFETS FORTEMENT SUBMICRONIQUES. LES LONGUEURS DE GRILLE MINIMUM UTILISEES AU COURS DE CETTE ETUDE SONT DE 75NM. DANS LE PREMIER CHAPITRE, NOUS RAPPELONS LES PRINCIPES DE FONCTIONNEMENT DES TRANSISTORS MOS EN INTRODUISANT LES EFFETS LIES A LA REDUCTION DES DIMENSIONS. LE SECOND CHAPITRE EST ENTIEREMENT DEDIE AUX EFFETS DE CANAUX COURTS. LA TENSION DE SEUIL EST ETUDIEE EN FONCTION DE NOMBREUX PARAMETRES. NOUS PRESENTONS UNE ANALYSE FINE DE L'EFFET DE CANAL COURT INVERSE A PARTIR DE MESURES EFFECTUEES A BASSE TEMPERATURE ET EN DETERMINONS L'ORIGINE. ENFIN, NOUS PRESENTONS UN PHENOMENE ORIGINAL D'AUGMENTATION DE LA TRANSCONDUCTANCE AVEC LA POLARISATION DE SUBSTRAT. LE TROISIEME CHAPITRE TRAITE DES EFFETS DE PORTEURS CHAUDS. NOUS ANALYSONS EN DETAIL LES COURANTS DE GRILLE ET DE SUBSTRAT ET PRESENTONS DES RESULTATS RELATIFS AU VIEILLISSEMENT DES COMPOSANTS. ENFIN, LE PHENOMENE D'EMISSION DE PHOTONS EST ANALYSE. LE QUATRIEME CHAPITRE PRESENTE UNE ETUDE COMPARATIVE DES METHODES D'EXTRACTION DE LA LONGUEUR EFFECTIVE DE CANAL ET DES RESISTANCES SERIE. NOUS PROPOSONS CERTAINES AMELIORATIONS PERMETTANT D'UTILISER CES METHODES POUR LES COMPOSANTS FORTEMENT SUBMICRONIQUES. LE CINQUIEME CHAPITRE EST UN TRAVAIL DE CARACTERISATION ELECTRIQUE DE TRANSISTORS AVANCES REALISES AVEC DIFFERENTES ARCHITECTURES. NOUS COMPARONS UN DOPAGE CONVENTIONNEL OBTENU PAR IMPLANTATION DE BORE A UN DOPAGE RETROGRADE REALISE PAR IMPLANTATION D'INDIUM.
Book Description
LA REDUCTION DES DIMENSIONS DES DISPOSITIFS ELEMENTAIRES FORMANT DES CIRCUITS INTEGRES A ETE RENDUE POSSIBLE PAR LE PROGRES DE LA TECHNOLOGIE, NOTAMMENT LA LITHOGRAPHIE ET LES TECHNIQUES DE GRAVURE SECHE. L'EVOLUTION DE LA TECHNOLOGIE VERS LES STRUCTURES MICROELECTRONIQUES ET SUBMICRONIQUES A FAIT EMERGER DE NOUVEAUX PROBLEMES LIES A LA FIABILITE DES COMPOSANTS. CERTAINS PARMI EUX QUI POUVAIENT ETRE NEGLIGES DANS L'ANALYSE DU FONCTIONNEMENT DES TRANSISTORS MOS DE GRANDES DIMENSIONS, DEVIENNENT TRES IMPORTANTS POUR LES TRANSISTORS SUBMICRONIQUES. NOTRE ETUDE CONSISTE A ETUDIER LE TRANSISTOR MOS ET LES PHENOMENES LIES A LA REDUCTION DE LA LONGUEUR DU CANAL. NOUS NOUS SOMMES PARTICULIEREMENT INTERESSES A DEUX EFFETS: L'EFFET DE MULTIPLICATION PAR AVALANCHE ET L'EFFET D'AUTOECHAUFFEMENT DU TRANSISTOR. NOUS AVONS PRESENTE UNE NOUVELLE APPROCHE SIMPLE ET RAPIDE QUI TIENT COMPTE DU PREMIER EFFET. NOUS AVONS PRESENTE UN DEUXIEME MODELE QUI TIENT COMPTE DE LA VARIATION DE LA TEMPERATURE DANS LE CANAL, CONSEQUENCE DE L'AUGMENTATION DE LA PUISSANCE DISSIPEE PAR EFFET JOULE DANS LE TRANSISTOR. NOUS AVONS REMARQUE QUE NOS APPROCHES NE PERMETTAIENT QU'UNE VUE GLOBALE DES EFFETS DE DEGRADATION DU TRANSISTOR MOS, AUSSI NOUS LES AVONS INTRODUIT DANS LE MODELE A CHARGES DISTRIBUEES (MCD). CE DERNIER SUBDIVISE LA ZONE ACTIVE DU CANAL EN PLUSIEURS CELLULES, CE QUI PERMET D'AVOIR ACCES A TOUS LES PARAMETRES DU MODELE LE LONG DU CANAL. NOUS AVONS CONTRIBUE A RENDRE CE MODELE SUBMICRONIQUE PAR UNE REEVALUATION DE LA LONGUEUR DU CANAL, ET NOUS Y AVONS INTRODUIT L'EFFET D'AVALANCHE ET L'EFFET THERMIQUE. LE MODELE MCD ETANT LOURD EN TEMPS DE CALCUL, NOUS AVONS INTRODUIT AUSSI NOTRE APPROCHE A UNE MODELE SIMPLIFIE: LE MODELE UNICELLULAIRE, FONDE SUR LES MEMES BASES QUE LE MCD ET CONSIDERANT LE CANAL COMME UNE SEULE CELLULE DONT LA LONGUEUR EFFECTIVE EST CALCULEE DE LA MEME MANIERE QUE DANS MCD. POUR APPREHENDER L'APPORT DE NOS DEUX MODELES, UNE VALIDATION EN DEUX ETAPES, A EU LIEU. LA PREMIERE CONSISTE EN UNE IMPLANTATION DE NOS MODELES DANS LE LOGICIEL UTMOST (SILVACO DATA SYSTEM). LA SECONDE EN UNE COMPARAISON AVEC LES MEMES PARAMETRES DE LA SIMULATION ET DES MESURES EFFECTUEES SUR LA TECHNOLOGIE SUBMICRONIQUE DU CNET GRENOBLE, LA CMOS1T, DONT LA LONGUEUR ELECTRIQUE MINIMALE EST DE 0.8 M. LA CONCORDANCE ENTRE LES RESULTATS THEORIQUES ET EXPERIMENTAUX EST BONNE POUR UNE LARGE GAMME DE LONGUEURS DE CANAL ET DE TENSIONS APPLIQUEES.
Book Description
L'industrie des composants ULSI exige des investissements financiers de plus en plus lourds pour mesurer la sophistication grandissante des produits fabriqu s ainsi que pour les quipements n cessaires leur laboration. De ce fait, la mod lisation lectrique des composants lectriques constitue actuellement un axe de recherche tr s convoit travers le monde. Pour suivre cette volution, les mod les existants doivent tre am lior s et de nouveaux mod les doivent tre d velopp s. Dans ce travail, on pr sente l'applicabilit des r seaux de neurones pour le d veloppement d'une approche analytique permettant l' valuation de d gradation des transistors MOSFETs, le d veloppement d'un mod le neuronal de DG MOSFET qui permet d' tudier les circuits CMOS nanom triques et ainsi la possibilit de produire des abaques graphiques pour l' tude et l'optimisation de la r duction dimensionnelle des transistors DG MOSFETs. Les diff rents mod les d velopp s dans ce travail peuvent tre impl ment s dans les simulateurs lectroniques (SPICE, CADENCE, . .) afin de tirer des conclusions pratiques qui sont de nature int resser tous ceux qui sont appel s r aliser des circuits de technologie ULSI.
Book Description
LE SUJET DE CETTE THESE CONCERNE LES ARCHITECTURES DE JONCTIONS DES TRANSISTORS CMOS FORTEMENT SUBMICRONIQUES (LONGUEUR DE GRILLE INFERIEURE A 0.18 MICRONS). LES OBJECTIFS DE CE TRAVAIL SONT D'AUGMENTER LE COURANT DE SATURATION ION DU TRANSISTOR MOS, TOUT EN LIMITANT LE COURANT DE FUITE IOFF. L'APPROCHE SUIVIE A DONC CONSISTE A DIMINUER LA RESISTANCE SERIE RS ET A CONTROLER LA CHUTE DE VTH EN FONCTION DE LA LONGUEUR DE GRILLE L. LE CHAPITRE 1 INTRODUIT LES NOTIONS DE BASE RELATIVES AUX TRANSISTOR MOS, ET DISCUTE DE L'IMPACT DES PRINCIPAUX PARAMETRES ELECTRIQUES (TENSION DE SEUIL VTH, PENTE SOUS LE SEUIL S ET RESISTANCE SERIE RS) SUR ION ET SUR IOFF. LE CHAPITRE 2 PRESENTE LE MODELE DE VTH CHOISI POUR ETUDIER LES DIFFERENTES ARCHITECTURES DE TRANSISTOR, AINSI QU'UNE EXPLICATION PHYSIQUE DU COMPORTEMENT DE LA PENTE SOUS LE SEUIL AVEC LA LONGUEUR DE TRANSISTOR. LA DERNIERE PARTIE DE CE CHAPITRE EST CONSACREE A LA COMPREHENSION DE CE QU'EST LA LONGUEUR EFFECTIVE DU TRANSISTOR, AINSI QU'A LA MODELISATION DE LA RESISTANCE SERIE. LE CHAPITRE 3 EST DEDIE A L'ETUDE THEORIQUE DE L'IMPACT DES ARCHITECTURES DE JONCTION SUR LA LONGUEUR EFFECTIVE ET SUR LA RESISTANCE SERIE, ET PRESENTE LES RESULTATS EXPERIMENTAUX OBTENUS POUR DIVERSES ARCHITECTURES DE JONCTION (JONCTIONS FINES, ESPACEURS MINCE, DRAIN-SOURCES SUR-ELEVES). LE CHAPITRE 4 ETEND LE MODELE DE VTH AU CAS DES PROFILS RETROGRADES, ET PRESENTE LES LIMITATIONS DE CE TYPE DE PROFILS, AINSI QUE QUELQUES RESULTATS EXPERIMENTAUX CONCERNANT LES CANAUX RETROGRADES REALISES AVEC DE L'INDIUM. LE PROFIL VERTICAL DU CANAL ETANT INSUFFISANT POUR CONTROLER VTH, LE CHAPITRE 5 EST DEDIE A L'ETUDE DES AVANTAGES ET DES LIMITATIONS DU DOPAGE AUTO-ALIGNE DU CANAL (ARCHITECTURES POCHES), ET PROPOSE NOTAMMENT UNE AMELIORATION DE CE CONCEPT AFIN DE PERMETTRE UN CONTROLE PARFAIT DE VTH. LA CONCLUSION DE CE TRAVAIL REPREND LES BILANS DE CHAQUE CHAPITRE, EN OUVRANT QUELQUES PERSPECTIVES POUR L'OPTIMISATION DES TRANSISTORS.
Book Description
LA DEGRADATION DES CARACTERISTIQUES ELECTRIQUES STATIQUES DE TRANSISTOR MOS SBMICRONIQUES EST ETUDIEE APRES UNE CONTRAINTE ELECTRIQUE DE LONGUE DUREE DU TRANSISTOR POLARISE EN SATURATION. DE NOUVELLES METHODES DE CARACTERISATION DU TRANSISTOR SONT PROPOSEES. UN MODELE ANALYTIQUE UNIDIMENSIONNEL DE DEGRADATION DES PRINCIPAUX PARAMETRES EST PRESENTE, ET PERMET DE CORRELER CES DIFFERENTS PARAMETRES DE DEGRADATION
Author: Sophie Toutain Publisher: ISBN: Category : Languages : fr Pages : 234
Book Description
LA MINIATURISATION ET LES CONDITIONS D'UTILISATION DES CIRCUITS NECESSITENT D'AMELIORER LES EQUATIONS ET DE MODIFIER LA PHILOSOPHIE DES MODELES DECRIVANT LE COMPORTEMENT DES TRANSISTORS MOS. DEUX MODELES A CHARGES DISTRIBUEES (MCD) SONT PRESENTES. LE PREMIER MODELE CONCERNE LES TRANSISTORS CANAUX LONGS QUI PEUVENT MONTRER DES EFFETS TRANSITOIRES PARASITES DE PROPAGATION DU SIGNAL LE LONG DU CANAL. IL ASSURE LA CONSERVATION DE LA CHARGE DANS UN CIRCUIT ET GARANTIT UN TRAITEMENT EN NON QUASI STATIQUE PAR UNE DESCRIPTION CELLULAIRE DU TRANSISTOR. LE SECOND MODELE DECRIT TOUTES LES LONGUEURS DE TRANSISTORS JUSQU'AUX SUBMICRONIQUES. IL CONSERVE LA CHARGE ET TRAVAILLE EN QUASI STATIQUE. SA NATURE DISTRIBUEE PERMET D'AVOIR ACCES AUX PARAMETRES PHYSIQUES LE LONG DU CANAL. LES DEUX MODELES DETIENNENT UN PASSAGE FAIBLE-FORTE INVERSION AINSI QU'UN PASSAGE LINEAIRE-SATURE SANS DISCONTINUITE; CECI PAR LA PRISE EN COMPTE DU COURANT SOUS LE SEUIL ET DE LA VITESSE LIMITE DES PORTEURS DANS LA LOI DE MOBILITE. UNE TECHNOLOGIE MICRONIQUE ET SUBMICRONIQUE ONT ETE CARACTERISEES. LES MESURES DE COURANT EFFECTUEES SUR DIFFERENTES LONGUEURS DE TRANSISTORS (L=25 M A L=0.4 M) ET LES SIMULATIONS MCD ONT DONNE DE TRES BONS RESULTATS. LA COMPARAISON DE LA DISTRIBUTION DES PARAMETRES PHYSIQUES LE LONG DU CANAL AVEC DES SIMULATIONS BIDIMENSIONNELLES ONT ACHEVE LA VALIDATION DU MODELE EN STATIQUE. LA VALIDATION EN TRANSITOIRE A ETE FAITE PAR LA COMPARAISON ENTRE MCD ET PISCES DES CAPACITES INTRINSEQUES DU TRANSISTOR. EN DERNIER LIEU, DES SIMULATIONS EN TRANSITOIRE PERMETTENT D'APPREHENDER LES PHENOMENES NON QUASI STATIQUE PRIS EN COMPTE DANS LE MODELE
Author: Olivier Roux Dit Buisson Publisher: ISBN: Category : Languages : fr Pages : 166
Book Description
CE MEMOIRE EST CONSACRE A LA CARACTERISATION ET A LA MODELISATION DU BRUIT EN 1/F ET DES FLUCTUATIONS RTS DANS LE TRANSISTOR MOS SUBMICRONIQUE. DANS LE PREMIER CHAPITRE, NOUS RAPPELONS LE FONCTIONNEMENT ELECTRIQUE DU TRANSISTOR A ENRICHISSEMENT ET LES EFFETS DE LA REDUCTION DES DIMENSIONS DU COMPOSANT POUR UNE INTEGRATION A TRES GRANDE ECHELLE (VLSI). DANS LE DEUXIEME CHAPITRE, NOUS ANALYSONS LES MODELES DU BRUIT EN 1/F ET PROPOSONS UNE METHODE DE DIAGNOSTIC DES SOURCES DE CE TYPE DE BRUIT, POUR DISTINGUER LES FLUCTUATIONS DE MOBILITE (MODELE DE HOOGE) DES FLUCTUATIONS DU NOMBRE DE PORTEURS (MODELE DE MC WHORTER). NOUS VALIDONS UN MODELE DES FLUCTUATIONS RTS ASSOCIEES AU PIEGEAGE D'UN SEUL PORTEUR DU CANAL DANS LES DISPOSITIFS DE SURFACE DE GRILLE SUBMICRONIQUE. CE MODELE NOUS PERMET DE PREVOIR L'EVOLUTION DE L'AMPLITUDE ET DES CONSTANTES DE TEMPS DE CES FLUCTUATIONS EN FONCTION DES POLARISATIONS. NOUS ANALYSONS ALORS L'IMPACT SUR LE BRUIT A BASSE FREQUENCE DE LA MINIATURISATION DES DISPOSITIFS. LE TROISIEME CHAPITRE TRAITE DE LA CARACTERISATION EN BRUIT DE FILIERES CMOS 1 M, 0,7 M ET 0,35 M. NOUS DETERMINONS LES SOURCES DES FLUCTUATIONS DANS UNE ETUDE DU BRUIT DES TRANSISTORS A CANAL DE TYPE N OU P. LES EFFETS DE DEGRADATIONS UNIFORME ET NON UNIFORME DE L'OXYDE DE GRILLE SONT EVALUES PAR LA MESURE DE BRUIT. NOUS ANALYSONS LES FLUCTUATIONS RTS DANS LES TRANSISTORS MOS DE SURFACE SUBMICRONIQUE, SUR SUBSTRAT MASSIF OU ISOLANT. LES VARIATIONS DE L'AMPLITUDE ET DES CONSTANTES DE TEMPS SONT COMPAREES AUX MODELES ET PERMETTENT DE LOCALISER LES PIEGES DANS L'OXYDE DE GRILLE. DANS LA TECHNOLOGIE CMOS 0,35 M, LA DISPERSION DES NIVEAUX DE BRUIT MESUREE D'UN COMPOSANT A L'AUTRE ET ASSOCIEE AUX FLUCTUATIONS RTS, EST COMPAREE AUX PREVISIONS DES MODELES. CETTE DISPERSION AUGMENTE FORTEMENT QUAND LA SURFACE DE LA GRILLE DES COMPOSANTS DIMINUE EN DESSOUS DU MICRON CARRE
Author: Fabien Prégaldiny
Author: Fabien Prégaldiny
Author: Paul-Henri Bricout
Author: Bertrand Szelag
Author: SAMIA.. MOUSSAOUI
Author: Fayçal Djeffal
Author: ROMAIN.. GWOZIECKI
Author: Béatrice Cabon
Author: Sophie Toutain
Author: Olivier Roux Dit Buisson
Author: Mathieu Moreau